TSMC onthult tijdens Hot Chips 33 in een roadmap onder meer de vijfde generatie '2,5D' chip-on-wafer-on-substrate-technologie, zo meldt Wccftech. Gen 5 CoWoS moet dit jaar nog beschikbaar zijn en kan naar eigen zeggen 20 keer zoveel transistoren kwijt vergeleken met de derde generatie. Het doel van de nieuwste generatie packagingtechnologie is om zoveel mogelijk chips in één package te verwerken, om zo ruimte te besparen. Volgens TSMC is er ruimte voor 8 stacks van HBM2e met in totaal 128 GB...
Continue reading...
Continue reading...